mig读写时序下板实现是怎么进行的
mig读写时序下板实现是怎么进行的,相信很多没有经验的人对此束手无策,为此本文总结了问题出现的原因和解决方法,通过这篇文章希望你能解决这个问题。
创新互联公司是一家专注于网站设计制作、网站设计与策划设计,灯塔网站建设哪家好?创新互联公司做网站,专注于网站建设十载,网设计领域的专业建站公司;建站业务涵盖:灯塔等地区。灯塔做网站价格咨询:18982081108
本实验和工程基于Digilent的Arty Artix-35T FPGA开发板完成。
软件使用Vivado 2018.1。
mig读写时序下板实现
1顶层文件和约束文件
ddr3_test.v
参见参考工程:ddr3_test。
ddr3.xdc
set_property PACKAGE_PIN E3 [get_ports clk]
set_property IOSTANDARD LVCMOS33 [get_ports clk]
set_property PACKAGE_PIN D9 [get_ports reset]
set_property PACKAGE_PIN E1 [get_ports init_calib_complete]
set_property IOSTANDARD LVCMOS33 [get_ports init_calib_complete]
set_property IOSTANDARD LVCMOS33 [get_ports reset]
2下板实现读写时序
1>①完成综合和实现
2>下载bit文件和debug文件。
3>下载完成,查看波形。
4>将app_wdf_data数据格式改为Unsigned Decimal。
5>查看写时序。
6>查看读时序。
基于xilinx mig ip对ddr3读写验证完成。
看完上述内容,你们掌握mig读写时序下板实现是怎么进行的的方法了吗?如果还想学到更多技能或想了解更多相关内容,欢迎关注创新互联行业资讯频道,感谢各位的阅读!
文章标题:mig读写时序下板实现是怎么进行的
URL链接:http://myzitong.com/article/gcdshp.html